Suche

zur Hauptseite

Zentralinstitut für Engineering, Elektronik und Analytik (ZEA)
ZEA-2-Header

Navigation und Service


IC Design

Die neu gegründete IC Designgruppe des ZEA-2

IC Systeme und Design

Die Abteilung beschäftigt sich mit dem Entwurf integrierter Systemlösungen in modernen CMOS Prozesstechnologieknoten. Bei den Entwicklungen steht der Systemgedanke im Vordergrund. Problemlösungen werden Top-Down von der Anwendung her kommend erarbeitet und nach industriellen Qualitätsmaßstäben Bottom-Up als System-on-a-Chip (SoC) implementiert. Der Grundgedanke bei den SoC-Lösungen ist nach einer Verstärkung und Filterung der analogen Eingangssignale möglichst früh auf demselben Siliziumdie für die Datenverarbeitung in die digitale Domäne zu wechseln. In der digitalen Domäne findet eine erste Auswertung der Messdaten statt. Irrelevante Daten können verworfen werden (Stichwort: Datenreduktion). Nutzdaten können mit Fehlerredundanz versehen werden bevor sie an die Peripherie des Experiments gesendet werden.

Die Verarbeitungsgeschwindigkeiten, die in modernen CMOS Prozessknoten erreicht werden können, ermöglichen die Implementierung intelligenter Auslesesysteme mit einem hohen Maß an Flexibilität. Durch Rekonfiguration kann ein Auslese SoC mehreren Anwendungen dienen, wenn die Anforderungen an die analoge Eingangsstufe vergleichbar sind. Dadurch werden Zeit und Entwicklungskosten gespart. Zusätzlich können digitale Abgleich- und Kalibrieralgorithmen genutzt werden um die Performance der analogen Eingangsstufe zu verbessern. Durch die Reduktion externer Schnittstellen wird gerade bei hohen Datenraten der Leistungsverbrauch deutlich reduziert (Stichwort: Leistungs- und Materialbudget in Detektoren).

Auftraggeber sind sowohl forschungszentrumsinterne Arbeitsgruppen als auch externe Partner verschiedener wissenschaftlicher Disziplinen wie Physik, Biologie, Medizin und Chemie. Für unsere Chipentwicklungen ist nur entscheidend, dass die Eingangsgrößen unseres Systems in Form elektrischer Ladung, Strom oder Spannung gemessen werden können…

Ansprechpartner : Prof. Dr. S. van Waasen - Tel.: 02461 61 9400
Ansprechpartner : Dr. Andre Kruth - Tel.: 02461 61 1672

CAN
___________________________________________________________________________________________

Cadence Academic Network Activities

cadence-official-logo

The academic network was launched in 2007 by Cadence® Europe. The aim was to promote the proliferation of leading-edge technologies and methodologies at univer- sities renowned for their engineering and design excellence. A knowledge network among selected European universities, research institutes, industry advisors and Cadence was established to facilitate the sharing of technology expertise in the areas of verification, design and implementation of microelectronic systems. The Central Institute of Engineering, Electronics and Analytics ZEA-2: Electronic Systems is a member since 2013.

We use Cadence software for research:

Our main research topics are design and verification of System-on-aChip (SoC) solutions for the various research applications of the Forschungszentrum Juelich GmbH. For all these topics we rely on Cadence Virtuoso®, Spectre® (RF), Incisive® Unified Simulator (IUS) and Encounter® Digital Implementation System (EDI).

Cadence, the Cadence logo, Encounter, Incisive, Spectre and Virtuoso are registered trademarks of Cadence Design Systems, Inc., 2655 Seely Avenue, San Jose, CA 95134. All others are the property of their respective holders.

Servicemenü

Homepage