Suche

zur Hauptseite

Zentralinstitut für Engineering, Elektronik und Analytik (ZEA)
Systeme der Elektronik (ZEA-2)
ZEA-2-Header

Navigation und Service

14 Uhr - Vortrag: Hardware-Test über die JTAG-Schnittstelle

Anfang
17.10.2013 14:00 Uhr

EINLADUNG zum Vortrag: Hardware-Test über die JTAG-Schnittstelle.

Rob Staals der Firma http://www.jtag.com/ wird das im ZEA-2 neu beschafften Tool "JTAG ProVision" zum Boundery-Scan erklären und anhand einer Platine des ZEA-2 einen automatisierten Test zeigen.

Beim Boundery-Scan werden aufgund der Netzliste des Schaltplan alle digitalen Verbindungen zwischen Bauteilen mit JTAG-Schnittstelle getestet und zusätzlich digitale Bauteile, die an JTAG-fähigen ICs angeschlossen sind. Insbesondere bei FPGAs mit vielen Ball-Grid-Pins ist eine sehr schnelle und kostengünstige Überprüfung nach der Bestückung möglich. Damit haben wir ein instantanes Feedback zur Qualitätssicherung.

Mit einem zweiten Tool " JTAG Live AutoBuzz" können einzelne Pins gesetzt und gelesen werden – zur Entwicklung, Inbetriebnahme und Reparatur digitaler Hardware.

Do 17.10. ab 14 Uhr Raum Ohm, ZEA-2

================================================

INVITATION

Lecture: Hardware test via the JTAG interface

Rob Staals of company http://www.jtag.com/ will present the newly obtained tool of ZEA-2 "JTAG ProVision" for Boundery scan and test a board of the ZEA-2 to demonstrate an automated test.

By boundery scan based on the netlist of the schematic we can test all digital connections between all digital components with JTAG interface and many other digital components, which are connected to JTAG-enabled ICs . Especially for FPGAs with many ball-grid pins, a very quick and inexpensive review is possible after the assembly. We gain an instantaneous feedback for quality assurance.

By second tool "JTAG Live AutoBuzz" single pins can be set and read for the development, commissioning and repair issues of digital hardware.

17.10. Thursday from 14 o`clock, room Ohm, ZEA-2


Servicemenü

Homepage